RAM实验
实验原理
RAM（Random Access Memory），即随机存取存储器，通常是指可随机读写任一存储单元的半导体存储器。RAM又分为静态RAM（Static RAM）和动态RAM（Dynamic RAM），本实验针对静态RAM。
RAM芯片通常有下列引脚。
-
地址（A）：用于指定RAM中将要访问的存储单元的位置。地址位数决定了RAM芯片的地址范围，m位地址（Am-1～A0）的寻址范围为0～2m-1；例如，4位地址意味着RAM模块有16个单元，地址为0～15。
-
数据输入（DI）和数据输出（DO）：写入操作时数据通过DI引脚输入到RAM，读取操作时数据从RAM输出到DO引脚。DI和DO引脚的位数是相同的，决定了每次访问可以传输的数据位数；对于静态RAM，通常与字长一致，即n位的数据引脚Dn-1～D0意味着SRAM的字长为n。有些RAM芯片的数据输入和数据输出引脚是复合的。
-
写使能（WE）：控制是否允许写入操作。有效时允许数据写入，无效时禁止写入。
-
输出使能（OE）：控制是否允许数据输出。有效时允许数据从RAM输出，无效时数据输出引脚处于高阻态。
-
芯片使能（CE或CS）：用于控制RAM芯片的工作状态。有效时芯片被选中，可以进行读写；无效时芯片处于非激活状态，禁止芯片读写。如果用多个RAM芯片组成一个更大容量的存储器，该引脚起到关键作用。
-
时钟引脚（CLK）：同步型RAM芯片会有时钟引脚，其用法取决于芯片设计。
|
有效电平
上面WE、OE和CE引脚都提到了“有效”，但并未说明是高电平有效、还是低电平有效。对于物理RAM芯片引脚通常是低电平有效，但芯片内部逻辑一般是高电平有效。Digital仿真软件采用高电平有效。 |
实验任务
设计任务
设计RAM组件的验证电路。 RAM组件位于菜单项「组件 ➤ 存储器 ➤ RAM ➤ RAM(独立端口)」（Components ➤ Memory ➤ RAM ➤ RAM, separated Ports）。 RAM组件的属性设置为：数据位数：8；地址位数：4。 RAM组件端口名称与实验原理中常规RAM芯片引脚名称的对应如表 1所示。
| 实验原理的引脚名称 | RAM组件端口名称 | 备注 |
|---|---|---|
A |
A |
|
DI |
Din |
|
DO |
D |
|
WE |
str |
RAM组件读写控制端口的名称可能有些令人费解。str、ld对应的单词分别是store和load，将来学习了控制器实验的指令系统之后，也许能够理解这样命名的原因。 |
OE |
ld |
|
CE/CS |
- |
本实验所用RAM组件无此端口。 |
CLK |
C |
RAM组件写入需时钟同步，但读出无需时钟。 |
将RAM组件的所有端口分别连接到输入、输出组件。注意端口C应连接时钟输入组件，连接地址、数据端口的输入、输出组件的数据位数应与地址、数据端口的数据位数一致。