译码器实验
实验任务
-
生成2-4译码器电路
学习电路生成，使用真值表生成带使能端的2-4译码器电路。
-
设计验证电路
图 1. 包含子电路的译码器实验电路图 1的Address端口使用一个2位的输入组件，而生成的2-4译码器的A1、A0是两个1位的输入端口，因此用分线器组件将2位的Addrress拆分为两个1位的导线，再连接到译码器的A1、A0。分线器组件的介绍见几个有用的组件。
分线器组件位于菜单「组件 ➤ 导线 ➤ 分裂器/合并器」，添加该组件后修改属性：「输入分割」为
2，「输出分割」为1,1。注意连接时，分线器的输出端子“1”、“0”分别对应2-4译码器的“A1”、“A0”端口，必要时可勾选「镜像」属性调整分线器的输出端子的顺序。 -
电路测试
例 1. 2-4译码器测试用例Enable Address Y3 Y2 Y1 Y0 repeat(4) 0 (n) bits(4, 0) repeat(4) 1 (n) bits(4, 1<<n)测试用例标题行的符号必须与电路图的输入输出组件的名称一致。